Geprüfte Präzision in der Leiterplattenfertigung

Wie PRECOPLAT Qualität absichert – von AOI über die elektrische Endprüfung (E-Test) bis zur Impedanzkontrolle.

Bei hochverdichteten Leiterplatten (HDI) ist neben dem Layout insbesondere die Prozessbeherrschung entscheidend. Dies beinhaltet eine automatische optische Inspektion (AOI) mit feinster Auflösung, eine elektrische Endprüfung mit klar definierten Grenzwerten sowie einen Lagenaufbau, der festgelegte Impedanzen auch unter realen Bedingungen einhält. PRECOPLAT als Hersteller von unbestückten Leiterplatten „Made in Germany“ setzt genau auf dieses Zusammenspiel – als festen Bestandteil der Fertigung, vom ersten Innenlagenbild bis zur Endkontrolle.

Katharina VÖLKER, Geschäftsführung, betont die Bedeutung von AOI als integralen Bestandteil der Qualitätssicherung: „AOI ist nicht als Insellösung, sondern als durchgängiger Prüfbaustein über alle Fertigungsstufen hinweg implementiert. Mit einer Mindeststruktur von 25 µ können wir dichte Geometrien reproduzierbar im Serienbetrieb erfassen – inline, rückverfolgbar und belastbar dokumentiert.“ Die eingesetzte AOI-Plattform aus der CIMS Galaxy 25-µ-Familie ist für die Prüfung line/space bis 25 µ geeignet. Microlight™ Gen II sorgt für eine homogene Ausleuchtung, während anpassbare Algorithmen die Detektionsleistung bei einer geringen False-Call-Rate stabilisieren. Für spezifische Aufgaben stehen Optionen wie 2D-Metrologie, finale Sichtprüfung sowie Laser-Bohrloch-Inspektion bereit.

Technisch ordnet sich die AOI in einen standardisierten Prozess ein: Als Bildreferenz dient die IPC-A-600; die Abnahme richtet sich nach der bestellten Klasse (2/3). Damit erfüllt PRECOPLAT die Erwartungen von Entwicklern, die explizit nach optischer Inspektion fragen – und koppelt visuelle Prüfungen mit den üblichen Normen und Nachweisen der Serienfertigung.

Am Ende des Produktionsprozesses wird eine elektrische Endprüfung durchgeführt. Im Rahmen dieser elektrischen Endprüfung werden Unterbrechungen und Kurzschlüsse gegen die aus Kundendaten generierte Netzliste abgetestet. Die Prüfung erfolgt abhängig von der Losgröße und dem Design über Prüfadapter (Paralleltest) oder Flying-Probe (Fingertester). Dabei werden Open-Prüfungen bei einem Netzwerkwiderstand von über 10 Ω durchgeführt, während Short-Prüfungen bei einem Widerstand von unter 10 MΩ zwischen unabhängigen Netzen ausgeführt werden. Fehlerhafte oder nicht eindeutig geprüfte Leiterplatten werden automatisch separiert, protokolliert und nach Nacharbeit vollständig erneut getestet. Gemäß der Richtlinien werden Produktions- und Prüfdaten für einen Zeitraum von mindestens 10 Jahren gespeichert bei Precoplat gespeichert. Die Dokumentation wird durch X-Ray-Messungen, wie beispielsweise die Lagenregistrierung und Schichtdickenmessung, ergänzt. „AOI erkennt – die E-Prüfung bestätigt; beides zusammen minimiert Feldergebnisse“, betont Andreas BRÜGGEN, Geschäftsführer.

Für HDI-Designs ist das Via-Management von entscheidender Bedeutung. Das Via-in-Pad mit Microfilling ermöglicht kurze Übergänge in BGA/CSP-Zonen. Blind Vias werden direkt im Pad platziert, kupferverfüllt und planarisiert. Eine mögliche Alternative ist die Harzverfüllung (plugging). Diese eignet sich insbesondere für den Verschluss von durchgehenden Bohrungen mit einem Durchmesser von 0,10 mm bis 2,00 mm. Ein entscheidender Vorteil dieser Methode ist die vollständige Planarität der Pads. Für Blind Vias und Micro-Vias gilt eine Aspect Ratio von höchstens 1:1 (Bohrtiefe ÷ Durchmesser). Die entsprechenden Parameter sind in den „Technischen Lieferbedingungen (TLB), Empfehlungen und Design Rules für Technische Lieferbedingungen (TLB)Leiterplatten“ von PRECOPLAT transparent hinterlegt und werden im Design Rule Check projektbezogen abgesichert.

Der Nutzen ergibt sich aus dem Systemverbund: AOI liefert pixelgenaue, statistisch verwertbare Fehlerbilder; der E-Test bestätigt die elektrische Integrität; Impedanz-Engineering und HDI-Fertigung sichern die Funktion im Zielsystem. Durch die Verbindung einzelner Prüfschritte zu einem Closed-Loop werden Entwicklung und Fertigung gleichermaßen bedient – vom Muster bis zur Großserie. Dabei bleiben Taktzeit, Nachweisführung und Reproduzierbarkeit unverändert.

Teilen:

Weitere Artikel

Galvanisch Nickel Gold (Hart- und Bondgold)

Auch Hartvergoldung genannt. Im Unterschied zum ENIG-Prozess wird zwar auch Nickel als Diffusionssperre zum Kupfer eingesetzt, jedoch wird das Gold galvanisch, das heißt mit einer Außenstromquelle abgeschieden. Somit können wesentlich größere Schichtdicken von 0,8 – 5 µ erreicht werden. Dieses „Hartgold“ wird für Leiterplatten mit Steckerleisten eingesetzt, die mehrfach gesteckt werden. Je dicker das Gold, umso höher die Anzahl der Steckzyklen (Beispiel: 0,4 µ Au = 20 Steckzyklen, 2 µ = 500 Steckzyklen).

OSP (Organic Surface Protection)

OSP ist eine organische Lösung, die durch ein Tauch- oder Spülbad selektiv auf lötbare Kupferoberflächen mit einer Schichtstärke von 0,02 bis 0,06 µ abgeschieden wird. Die Oberfläche ist plan und eignet sich gut für feine SMD-Bestückung. Mehrfache Lötprozesse sind nicht möglich, da sich die transparente Schicht bei Temperaturen jenseits von 150 °C zersetzt.

Die Lagerfähigkeit ist auf 6 Monate begrenzt.

Chemisch Silber (chem Ag.)

Chemisch Silber ist eine metallische, sehr gut mehrfach lötbare Endoberfläche mit einer Schichtstärke von 0,15 – 0,45 µ, die außenstromlos auf Lötstellen abgeschieden wird (ähnlich dem Prozess Chemisch Zinn). Die Oberfläche ist plan und eignet sich gut für die SMD Bestückung.

Eine Lagerzeit von bis zu 6 Monaten ist möglich. Ähnlich wie bei Chemisch Zinn verliert die Oberfläche ihre Lötfähigkeit durch Schwankungen der Umgebungstemperatur und Luftfeuchtigkeit. Die Oberflächen dürfen keinesfalls mit schwefelhaltigen Materialien in Berührung kommen (wie beispielsweise bestimmte Arten von Packpapier).

Chemisch Zinn (chem. Sn)

Chemisch Zinn ist eine metallische, sehr gut lötbare Endoberfläche. Eine dünne Schicht von ca. 0,8 – 1,2 µ Zinn wird außenstromlos auf dem Kupfer der Lötstellen abgeschieden, wo es die Oxidation des Kupfers verhindert. Die Oberfläche der Pads ist sehr plan und eignet sich somit besonders für SMD-, CoB- und HDI- und Einpresstechnik.

Die Lagerzeit sollte 6 Monate nicht überschreiten. Feuchtigkeit und Temperaturunterschiede während der Lagerung können die Lötfähigkeit beeinträchtigen.

ENEPIG (Electroless Nickel Electroless Palladium Immersion Gold)

Zwischen den Prozessschritten Nickel und Gold beim ENIG-Prozess wird beim ENEPIG zusätzlich Palladium als Zwischenschicht (0,05 – 0,25 µ Dicke) außenstromlos in die Endoberfläche eingefügt.

Diese zusätzliche Schicht ist nicht nur hervorragend für alle Lötvarianten geeignet, sondern wird vor allem für das Golddrahtbonden verwendet. Das Verfahren gilt als sehr teure Spezialanwendung.

Chemisch Nickel Gold (ENIG = Electroless Nickel Immersion Gold)

ENIG oder Chemisch Nickel Gold ist eine metallische, sehr gut lötbare Endoberfläche. Sie wird auf der Kupferschicht der Lötstellen mit einer Schichtstärke von 4 – 9 µ Nickel und idealerweise 0,05 – 0,1 µ Gold abgeschieden, wodurch die Oxidation des Kupfers verhindert wird. Die Abscheidung erfolgt außenstromlos mit Hilfe von katalytischen Prozessen sowie des elektrischen Potentialunterschieds (Wertigkeit) der eingesetzten Metalle.

Die Oberfläche ist sehr plan, die mehrfache Lötfähigkeit für SMD, Cob und HDI-Technik sowie Aludrahtbonden geeignet und verfügt über eine Lagerfähigkeit von bis zu 12 Monaten.

Die Oberfläche ist IPC-4552 spezifiziert und erfüllt die aktuellen Anforderungen von RoHs und WEE.

Heißluftverzinnung (HAL = Hot Air Leveling)

Der Begriff Heißluftverzinnung wird sowohl für das Produktionsverfahren als auch für die Oberfläche von Leiterplatten mit 99,55 % Sn (Zinn), 0,3 % Ag (Silber) und 0,15 -0,05 % Ni (Nickel), verwendet. Sie soll das darunter liegende Kupfer der Lötstellen vor Oxidation schützen.

Die Leiterplatten werden in eine Heißschmelze (> 260°C) aus den genannten Metallen eingetaucht. Danach werden die zu verzinnenden Oberflächen mit heißer Druckluft plan und die Bohrungen frei geblasen. Die Oberfläche ist für mehrfaches Löten sehr gut geeignet und bis zu 12 Monate lagerfähig.

HAL ist bei radialer Bestückungs- und einseitiger SMD-Technik qualitativ und preislich sehr attraktiv. Unser Lot ist bleifrei und erfüllt die RoHS-Richtlinien.